KAIST-삼성전자, 석·박사에 130㎚ BCDMOS 칩 제작 기회 제공 협약 체결 > 과학

1. KAIST와 삼성전자, 석박사 학생들을 위해 130㎚ BCDMOS 칩 제작 기회 협약 체결.
2. 학생들에게 실물 칩 제작의 중요성 강조.
3. 하반기부터 20개팀, 내년부터 매년 40개팀이 칩 제작에 참여할 예정.
4. 앞서 28㎚ 로직 공정, FD-SOL 공정도 지원 중.

[설명]
KAIST와 삼성전자가 130㎚ BCDMOS 공정을 활용해 석사·박사과정 학생들에게 칩 제작 기회를 제공하는 협약을 체결했습니다. 이를 통해 대학원생들은 이론적 설계로부터 칩을 제작해 실물을 확인할 수 있게 되어 연구 성과를 높일 수 있습니다. KAIST IDEC은 박인철 소장은 삼성전자의 지원이 시스템 반도체 분야 연구에 크게 도움이 될 것으로 기대했습니다. 이번 협약을 시작으로 매년 40개팀이 참여할 예정이며, 이미 로직 공정과 FD-SOL 공정을 통해 학생들에게 칩 제작 기회를 제공하고 있습니다.

[용어 해설]
- BCDMOS : Bipolar-CMOS-DMOS의 약자로, 고전압 소자와 고속 소자를 모두 제어할 수 있는 소자 기술.
- IDEC : KAIST 반도체설계교육센터로, 반도체 설계 분야에서 교육과 연구를 담당.
- FD-SOL : Fully Depleted Silicon On Insulator의 약자로, 공폭 효과를 이용한 칩 제작 기술.

[태그]
#KAIST #삼성전자 #반도체 #칩제작 #협약 #석사 #박사 #BCDMOS #전력관리 #칩디자인

추천0 비추천 0